留言板

尊敬的读者、作者、审稿人, 关于本刊的投稿、审稿、编辑和出版的任何问题, 您可以本页添加留言。我们将尽快给您答复。谢谢您的支持!

姓名
邮箱
手机号码
标题
留言内容
验证码

一种低复杂度逐次逼近型数模转换器设计与仿真

一种低复杂度逐次逼近型数模转换器设计与仿真[J]. 华南师范大学学报(自然科学版), 2018, 50(6): 12-19. doi: 10.6054/j.jscnun.2018111
引用本文: 一种低复杂度逐次逼近型数模转换器设计与仿真[J]. 华南师范大学学报(自然科学版), 2018, 50(6): 12-19. doi: 10.6054/j.jscnun.2018111
HU Y F, YI Z C, SHUI L L, HE Z H, CHEN L S, WEN Y, LI N, ZHOU G F. The Design and Simulation of a Low Complexity SAR ADC[J]. Journal of South China normal University (Natural Science Edition), 2018, 50(6): 12-19. doi: 10.6054/j.jscnun.2018111
Citation: HU Y F, YI Z C, SHUI L L, HE Z H, CHEN L S, WEN Y, LI N, ZHOU G F. The Design and Simulation of a Low Complexity SAR ADC[J]. Journal of South China normal University (Natural Science Edition), 2018, 50(6): 12-19. doi: 10.6054/j.jscnun.2018111

一种低复杂度逐次逼近型数模转换器设计与仿真

doi: 10.6054/j.jscnun.2018111
基金项目: 

国家自然科学基金项目;广东省引进创新科研团队计划资助;深圳市科创委股权投资项目;广东省科技计划项目;广东省科技计划项目;中山市科技计划项目;中山市科技计划项目

详细信息
    通讯作者:

    周国富

  • 中图分类号: TP453

The Design and Simulation of a Low Complexity SAR ADC

  • 摘要: 为了降低模数转换器复杂度和功耗,基于低复杂度电容阵列DAC设计了一种低功耗逐次逼近型模数转换器(SAR ADC). 该结构中,电容阵列DAC每个电容只有两种参考电平选择,降低逻辑控制电路和电容驱动电路的复杂度,电容阵列DAC最低位电容参与转换,使需要的总单位电容数量相比单调结构减少一半;比较器采用两级动态结构,降低功耗;移位寄存器采用动态锁存电路结构,降低功耗和减少误码;电容驱动电路采用CMOS反相器结构,减少晶体管数量. SAR ADC电路仿真结果显示:在1.0 V电源电压和采样速率为100 kHz 时,SAR ADC功耗为0.45 W ,有效位(ENOB)为9.99 bit ,其单步转换功耗为4.4 fJ.
  • 加载中
计量
  • 文章访问数:  1168
  • HTML全文浏览量:  102
  • PDF下载量:  30
  • 被引次数: 0
出版历程
  • 收稿日期:  2018-01-21
  • 修回日期:  2018-07-03
  • 刊出日期:  2018-12-25

目录

    /

    返回文章
    返回